

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-185634

(43) Date of publication of application: 09.07.1999

(51)Int.CI.

H01J 11/02

H01J 11/00

H01J 17/04

(21)Application number: 09-365427

(71)Applicant: PIONEER ELECTRON CORP

(22) Date of filing:

19.12.1997


(72)Inventor: AMAMIYA KIMIO

# (54) SURFACE DISCHARGE TYPE PLASMA DISPLAY PANEL

# (57)Abstract:

PROBLEM TO BE SOLVED: To provide a surface discharge type PDP that avoids lowering of address margin.

SOLUTION: This plasma display panel has a plurality of discharge holding electrodes pair 12 extending toward a line direction and a plurality of address electrodes A arranged in parallel each other in a direction crossing with the discharge holding electrodes pair 12. In a non-display area outside of the most outer address electrode A among the plurality of address electrodes A, at least one dummy electrode D arranged in parallel with the most outer address electrode A is provided so as to electrically connect the most outer address electrode A and the dummy electrode D through a coupling conductor 50.



# **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

#### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

## (11)特許出願公開番号

# 特開平11-185634

(43)公開日 平成11年(1999)7月9日

(51) Int.Cl. <sup>6</sup>		徽別記号	FΙ		
H01J	11/02		H01J	11/02	В
	11/00			11/00	$\cdot \mathbf{K}$
	17/04			17/04	

		<b>永龍査審</b>	未請求 請求項の数1 FD (全 5 頁)	
(21)出願番号	特膜平9-365427	(71)出顧人	000005016 パイオニア株式会社	
(22)出顧日	平成9年(1997)12月19日	(72)発明者	東京都目黒区目黒1丁目4番1号 雨宮 公男 山梨県中巨摩郡田富町西花輪2680番地 パイオニア株式会社甲府プラズマパネルセン ター内	


## (54) 【発明の名称】 面放電型プラズマディスプレイパネル

## (57)【要約】

【課題】 アドレスマージンの低下を防止することができる面放電型PDPを提供することを目的とする。

【解決手段】 ライン方向に延びる複数の放電維持電極対と、それらと交差する方向に互いに平行に配列された複数のアドレス電極とを有する面放電型プラズマディスプレイパネルであって、複数のアドレス電極の内の最外側アドレス電極の外側の非表示領域に、少なくとも1本のダミー電極を最外側アドレス電極と平行に設け、最外側アドレス電極とダミー電極とが連結導体により電気的に接続されてなることを特徴とする。

### 本発明のPDPの電極構造を示す模式平面図



#### 【特許請求の範囲】

【請求項1】 ライン方向に延びる複数の放電維持電極対と、それらと交差する方向に互いに平行に配列された複数のアドレス電極とを有する面放電型プラズマディスプレイパネルであって、

前記複数のアドレス電極の内の最外側アドレス電極の外側の非表示領域に、少なくとも1本のダミー電極を前記最外側アドレス電極と平行に設け、前記最外側アドレス電極と前記ダミー電極とが連結導体により電気的に接続されてなることを特徴とする面放電型プラズマディスプレイパネル。

## 【発明の詳細な説明】

#### [0001]

【発明の属する技術分野】本発明は、マトリクス表示方式の面放電型のプラズマディスプレイパネル (PDP) に関する。

#### [0002]

【従来の技術】図5は面放電型PDPの基本的な構成を示す平面図である。PDPは、一対のガラス基板11、21を対向配置して対向領域の周縁部を封止し、内部に100~200μm程度の間隙寸法の放電空間を形成した表示デバイスである。マトリクス表示方式のPDPでは、互いに直交して配列された電極群によって表示領域(表示画面)EHが画定されるが、放電空間内の封止部近辺は封止材31のガス放出により放電が不安定になるので、表示領域EHの周囲に非表示領域ENが設けられる。通常、非表示領域ENの幅は画面サイズに係わらず20mm程度である。

【0003】面放電型PDPは、主放電セル(面放電セル)を画定する表示電極X、Y、一方の表示電極Yとともに選択放電セルを画定するアドレス電極A、及び表示領域EH内の放電空間をライン方向に区画するストライプ状の隔壁29を有する。表示電極X、Yは、壁電荷を利用するAC駆動用の図示しない誘電体層によって放電空間に対して被覆され、表示のライン毎に放電維持電極対12を構成するように配列されている。

【0004】面放電型PDPによる表示に際しては、書込みアドレス法又は消去アドレス法により、発光(点灯)させるべき主放電セルに選択的に壁電荷を蓄積させた後、表示電極X,Yに交互に放電維持電圧を印加して面放電(基板面方向の放電)を周期的に生じさせる。単位時間当たりの放電回数を選定することにより、表示の輝度が設定される。

#### [0005]

【発明が解決しようとする課題】ところで、上述のような構造の面放電型PDPにおいて、放電維持電極対の一方に走査パルスを印加すると共にアドレス電極に表示データに応じてアドレスパルスを印加して、点灯させるべき放電セルに選択放電を生じさせ、壁電荷を蓄積させる場合、最外側のアドレス電極におけるアドレス電位によ

る電界強度が弱くなり、選択放電が生じにくくなり、アドレスマージンが低下するおそれがある。本発明は、上記の問題を解決するためになされたものであり、表示領域内の最端部におけるアドレスマージンを改善することができる面放電型PDPを提供することを目的とする。【0006】

【課題を解決するための手段】本発明による請求項1に記載の発明は、ライン方向に延びる複数の放電維持電極対と、それらと交差する方向に互いに平行に配列された複数のアドレス電極とを有する面放電型プラズマディスプレイパネルであって、複数のアドレス電極の内の最外側アドレス電極の外側の非表示領域に、少なくとも1本のダミー電極を最外側アドレス電極と平行に設け、最外側アドレス電極とダミー電極とが連結導体により電気的に接続されてなることを特徴とする。

#### [0007]

【作用】本発明による面放電型プラズマディスプレイバネルによれば、最外側アドレス電極の外側の非表示領域に、ダミー電極を最外側アドレス電極と平行に設け、最外側アドレス電極とダミー電極とを電気的に接続することにより、最外側のアドレス電極におけるアドレス電位による電界強度の減少を抑制することができる。

#### [0008]

【発明の実施の形態】以下に本発明の実施の形態について図面を参照して説明する。図1は本発明に係るPDP1の電極構造を示す模式平面図である。図1のように、PDP1は、マトリクス表示の単位発光領域に放電維持電極対12を構成する表示電極X、Yとアドレス電極Aとが対応する3電極構造の面放電型PDPである。表示電極X、Yとアドレス電極Aとが交差する範囲の領域が表示領域EHである。

【0009】各アドレス電極Aは、外部接続端子61の配置を容易にするために、1本ずつ交互に一端側又は他端側に振り分けて延長され、延長された側の先端が外部接続端子61に接続されている。

【0010】また、PDP1においては、表示領域EH内の最外側のアドレス電極におけるアドレス電位による電界強度が低下しないようにアドレス電極群AGの両側に最外側アドレス電極Aと平行に隣接してダミー電極Dが配列されている。ダミー電極Dは、幅がアドレス電極Aと同一であり全ての放電維持電極対12と交差する長さを有している。ダミー電極Dは、接続導体51によって隣接する一端側の外部接続端子61に連結導体50により共通に接続されている。

【0011】このようなダミー電極D、及び連結導体50、接続導体51は、例えば銀ペーストを印刷して焼成する厚膜法によって、アドレス電極Aと同時に形成されている。

【0012】アドレス電極群AGの両側にダミー電極Dを配列することにより、アドレス電極Aの焼成に際し

て、配列方向の端部及び中央部における焼成条件がほぼ 同一になり、各アドレス電極Aの焼成状態の均一なアド レス電極群AGが得られる。

【0013】図2は図1のPDPの1画素に対応する部分の構造を示す分解斜視図である。図2のように、放電維持電極対12を構成する表示電極X,Yは、前面側のガラス基板11上に設けられ、20~30μm程度の厚さの誘電体層17によって放電空間30に対して被覆されている。誘電体層17の表面には、保護膜として数千オングストローム程度の厚さのMgO膜18が設けられている。

【0014】なお、表示電極X、Yは、放電空間30に対して表示面H側に配置されることから、面放電を広範囲とし且つ表示光の遮光を最小限とするため、ネサ膜などからなる幅の広い透明導電膜41とその導電性を補うための幅の狭いバス金属膜42とから構成されている。また、表示領域EHの外側の非表示領域においては、透明導電膜41が形成されておらず、表示電極X、Yは、バス金属膜42のみから構成され、、表示電極X、Y間の放電ギャップが表示領域EHにおける表示電極X、Y間の放電ギャップに比して広げられている。

【0015】一方、単位発光領域EUを選択的に発光させるためのアドレス電極Aは、50~100μm程度の幅を有し、背面側のガラス基板21上に配列されている。各アドレス電極Aの間には、100~200μm程度の高さを有したストライプ状の隔壁29が設けられ、これによって放電空間30がライン方向(表示電極X、Yの延長方向)に単位発光領域EU毎に区画され、且つ放電空間30の間隙寸法が規定されている。

【0016】また、ガラス基板21には、アドレス電極Aの上面及び隔壁29の側面を含めて表示領域EH内の内面を被覆するように、R(赤), G(緑), B(青)の3原色の蛍光体28が設けられている。すなわち、PDP1は、蛍光体の配置形態による分類では反射型と呼称されるPDPである。蛍光体28は面放電時に放電ガスが放つ紫外線によって励起されて発光する。

【0017】画面の各画素(ピクセル)EGは、ライン 方向に並ぶ同一面積の3つの単位発光領域(サブピクセル)EUから構成されている。例えば、画面が640× 480画素構成であれば、480本の各ラインは640 ×3個の単位発光領域EUから構成される。

【0018】各単位発光領域EUにおいて、表示電極X,Yによって面放電セル(表示のための主放電セル)が画定され、表示電極Yとアドレス電極Aとによって表示又は非表示を選択するためのアドレス放電セルが画定される。これにより、アドレス電極Aの延長方向に連続する蛍光体28の内、各単位発光領域EUに対応した部分を選択的に発光させることができ、R,G,Bの組み合わせによるフルカラー表示が可能である。

【0019】次に、以上の構成のPDP1の駆動方法に

ついて説明する。図3は書込みアドレス法による駆動の一例を示す印加電圧波形図である。階調表示を行うために1画面の表示期間(フレーム)を細分化したサブフィールドSFは、表示内容に応じて単位発光領域EUの点灯又は消灯を設定するアドレス期間TAと、表示の輝度を維持するサステイン期間TSとに分かれる。

【0020】書込みアドレス法による場合には、アドレス期間TAにおいて、まず、以前の点灯状態の影響を受けないようにするため、全画面書込み及び全面消去を行う。すなわち、例えば、全ての表示電極Xに対して波高値Vwの正極性の書込みパルスPW、及び波高値Vsの負極性のサステインパルス(放電維持電圧)PSを順に印加する。そして、発光(点灯)させる単位発光領域EUに対応した表示電極Y及びアドレス電極Aに対して、図のようにサステインパルスPS及びアドレスパルスPAを印加し、選択放電を生じさせて放電の維持に必要な所定極性の壁電荷を蓄積させる。このとき、表示電極Yについては、ライン順に印加対象を選択する。図中で各パルスPS、PAに付した斜線は選択的に印加することを示している。

【0021】このようにアドレス電極Aを用いて選択書込みを行うアドレス期間TAにおいて、ダミー電極Dについては、その電位を隣接するアドレス電極Aに電気的に接続されているのでその電位も隣接するアドレス電極Aと同じ電位となる。これにより、最も外側に位置するアドレス電極Aにおいてはダミー電極Dが放電のための電界形成に寄与するため内側のアドレス電極Aに対する電界強度の減少を抑制する効果を得ることができる。

【0022】アドレス期間TAに続くサステイン期間TSにおいては、選択書込みで蓄積された壁電荷を利用して面放電を生じさせるように、表示電極X、Yに対して交互にサステインパルスPSを印加する。この際、非表示領域における放電ギャップは、上述のように表示領域の放電ギャップに比して広げられているため、非表示領域における不要な面放電が抑制される。

【0023】一方、図4に示すように、消去アドレス法による場合は、アドレス期間TAの後半で、書込みアドレス法による場合とは逆に点灯させない単位発光領域EUに対応した表示電極Y及びアドレス電極Aに対して、選択的にサステインパルスPS及びアドレスパルス(消去パルス)PAを印加し、選択放電を生じさせて不要の壁電荷を消去する。この場合も、ダミー電極Dについては、その電位を隣接するアドレス電極Aに電気的に接続されているのでその電位も隣接するアドレス電極Aと同じ電位となる。つまり、アドレス電極Aと同一のタイミングで消去パルスPAを印加する。これにより、最も外側に位置するアドレス電極Aにおいてはダミー電極Dが放電のための電界形成に寄与するため内側のアドレス電極Aに対する電界強度の減少を補う効果を得ることができる。

【0024】上述の実施形態によれば、ダミー電極Dをアドレス電極Aと同一ピッチで配列し最も外側に位置するアドレス電極Aと接続したので特別の制御用電圧を生成する必要がない。

【0025】なお、本実施形態ではダミー電極Dとアドレス電極Aとを片端で電気的接続を行ったが両端或いは複数の箇所で接続してもよいことは言うまでもない。

【0026】上述の実施形態において、ダミー電極Dの両端をガラス基板21の端縁部までそれぞれ導出し、外部接続端子61と接続することによって、ダミー電極Dを電気的に一体化てもよい。その他、厚膜導電材料、電極数、電極ピッチなどは本発明の主旨に沿って種々変更することができる。また、蛍光体28を前面側のガラス基板11の内面に配置した透過型のPDPにも本発明を適用することができる。

#### [0027]

【発明の効果】上述したように本発明によれば、最外側アドレス電極の外側の非表示領域に、ダミー電極を最外側アドレス電極と平行に設け、最外側アドレス電極とダミー電極とを電気的に接続することにより、最外側のアドレス電極におけるアドレス電位による電界強度減少を抑制することができ、よって表示領域内の最端部におけるアドレスマージンを改善することができる。

#### 【図面の簡単な説明】

【図1】本発明の面放電型プラズマディスプレイパネル の電極構造を示す模式平面図である。

【図2】図1の面放電型プラズマディスプレイパネルの 1 画素に対応する部分の構造を示す分解斜視図である。 【図3】書込みアドレス法による駆動の一例を示す印加 電圧波形図である。

【図4】消去アドレス法による駆動の一例を示す印加電 圧波形図である。

【図5】面放電型プラズマディスプレイパネルの基本的な構成を示す平面図である。

### 【符号の説明】

1 ···· PDP (面放電型PDP)

11,21 ・・・・・ ガラス基板

12 ・・・・・ 放電維持電極対

18 ···· MgO膜

28 ・・・・・ 蛍光体

29 ・・・・・ 隔壁

30 · · · · · 放電空間

31 ・・・・ 封止材

41 ・・・・・ 透明導電膜

42 ・・・・・ バス金属膜

50 ・・・・・ 連結導体

51 ・・・・・ 接続導体

61 ・・・・・ 外部接続端子

A ···· アドレス電極(厚膜電極)

AG ・・・・・ アドレス電極群

D ・・・・・ ダミー電極


EU ···· 单位発光領域

**PA ・・・・・ アドレスパルス (アドレス電圧)** 

TA ・・・・・ アドレス期間


### 【図1】

#### 卒発明のPDPの冠哲和造を示す損式平面图




## 【図2】

図1のPDPの1 顕素に対応する部分の構造を示す 分解斜視図




【図3】

# 春込みアドレス法による駆動の一例を示す印加電圧波形図



# 【図5】

# 面放電型PDPの基本的な構成を示す平面図



# [図4]

## 清去アドレス法による駆動の一例を示す印加電圧波形図

